블로그 에 대하여 LVDS 레지스터 최적화 가 고속 데이터 전송 을 촉진 한다

오늘날 데이터에 기반한 세계에서, 저전압차등 신호 (LVDS) 기술은 업계 리더로 부상했습니다.기술자들에 의해 뛰어난 노이즈 면역과 고속 전송 능력으로 평가받습니다.그러나 LVDS의 잠재력을 최대한 발휘하기 위해서는 하나의 중요한 요소를 마스터해야 합니다.

• 불타는 속도:낮은 전압 스윙 (약 350mV) 으로 LVDS는 훨씬 빠른 상승 및 하락 시간을 달성하여 전례없는 데이터 속도를 가능하게합니다.
• 강한 소음 면역력:이차 신호 구조는 우수한 일반 모드 소음 거부를 제공하며 전기적으로 시끄러운 환경에서도 신호 무결성을 유지합니다.
• 향상된 EMC 성능:이차 신호는 대립하는 전자기장을 생성하여 대체로 취소되어 인근 시스템과의 간섭을 감소시킵니다.

고속 전송 시스템에서, 임피던스 불일치는 파동 형태를 왜곡하고 성능을 저하시키는 파괴적인 신호 반사를 일으킬 수 있습니다.종료 저항은 전송 라인의 끝에서 에너지 흡수 역할을 합니다., 이 반사들을 방지하기 위해 선의 특성적 임피던스를 맞추고 있습니다.

100Ω의 디퍼셜 케이블을 사용하는 LVDS 시스템에서는 수신기 입기에 있는 100Ω의 종결 저항이 최적의 신호 전송의 열쇠인 완벽한 임피던스 매치 (perfect impedance match) 를 만듭니다.

LTC6754 비교기를 사용하는 시뮬레이션 분석은 종료 저항의 극적인 효과를 보여줍니다. 올바른 100Ω 종료를 사용하면:

• 수신기 신호 는 깨끗 하고 안정적 인 파동 형태 를 유지 한다
• 신호의 무결성은 손상되지 않습니다

부적절한 종료 (50Ω 또는 200Ω):

• 파동 형태가 크게 왜곡되는 현상
• 반사선으로 신호가 망가집니다.
• 데이터 신뢰성 문제

LVDS 시스템은 상호 보완적인 구성 요소에 의존합니다.

• 운전자:전류 출력 구조를 사용하여 데이터를 LVDS 신호로 변환합니다. (일반적으로 100Ω 종결을 통한 ±3.5mA 전류는 350mV의 차원 전압을 생성합니다.)
• 수신기:높은 입력 임피던스 및 감수성을 가진 작은 차원 전압을 감지하고 디지털 논리 수준으로 다시 변환

LVDS 사양은 차차 쌍의 평균 전압 (공동 모드 전압) 이 1.125V에서 1.375V 사이를 유지하도록 요구합니다.드라이버 와 수신기 사이 의 불균형 된 공통 모드 전압 은 신호 저하 를 초래 할 수 있다.

전송 라인 이론을 이해하는 것은 고속 설계에 필수적입니다. 전송 라인은 분산 된 인덕턴스 (L) 와 용량 (C) 를 나타냅니다. 특징적 임피던스 (Z0) 는 다음과 같이 계산됩니다.

Z0 = √(L/C)

소스, 송신선, 그리고 부하 사이의 저항 일치는 신호 반사 현상을 방지합니다.

• 손실 없이 (TLINE):이상화된 분석
• 로시 (LTLINE):손실을 포함한 실제 세계 모델링

• 항상 전송 라인 인피던스와 종점 저항을 일치시킵니다 (일반적으로 LVDS에 100Ω)
• 일반 모드 전압 준수 (1,125V~1,375V 범위) 를 확인합니다.
• 시뮬레이션 도구를 활용하여 구현하기 전에 신호 행동을 분석합니다.
• 설계에 대한 자세한 내용은 신청서 (예를 들어, AN-1177 LVDS/M-LVDS 구현 안내서) 를 참조하십시오.

이러한 지침을 따라 엔지니어들은 LVDS 기술을 활용하여 디스플레이 인터페이스, 데이터 통신,그리고 영상 시스템.